FE8116 - Nanoskala CMOS

Fra Nanowiki
Revisjon per 4. mai 2015 kl. 21:05 av Jonasaak (diskusjon | bidrag)

(diff) ← Eldre revisjon | Nåværende revisjon (diff) | Nyere revisjon → (diff)
Hopp til: navigasjon, søk

Fakta vår 2009

  • Foreleser: Tor A. Fjeldly
  • Vurderingsform: Muntlig eksamen
  • Eksamensdato: ikke oppgitt
  • Pensum: International Technology Roadmap for Semiconductors og relevante tidsskriftartikler

Emnet skal gi innsikt i teknologiske problemstillinger og utfordringer knyttet til den hurtige nedskalering av CMOS-elektronikk. Emnet foreleses 2. hvert år (odde).


Faglig innhold

Emnet gir en innføring i problemstillinger knyttet til skalering av CMOS-elektronikk ned til minstedimensjoner (feature size) på under 100 nm. Nedskaleringen av kritiske størrelser i integrert elektronikk har fulgt en eksponensiell trend i nesten 40 år (Moor's lov) og har resultert i tilsvarende økning i ytelse og reduksjon i konstand per funksjon, noe som har lagt grunnlaget for den rivende utviklingen innen bl.a. datateknologi, kommunikasjon og konsumerelektronikk. I dette emnet vil mange av de teknologiske utfordringene omkring denne utviklingen bli omhandlet. En viktig ressurs for innsikt i disse problemstillene er International Technology Roadmap for Semiconductors (ITRS).

Eksterne linker