CMOS
CMOS (Complementary metal oxide semiconductor) er en klasse av mange forskjellige integrerte kretser. CMOS brukes blant annet i mikroprosessorer.
Fabrikasjon av en CMOS
Denne artikkelen er under arbeid. Det er lov å hjelpe til, og det er lov å pirke. For her går det litt fort i svingene.
I faget Halvlederteknologi lærer man hvordan en CMOS fabrikeres. Prosessen kan deles inn i 14 godt gjennomtenkte trinn.
1. Twin well process
Utgangspunktet for prosesseringen er en wafer av silisium. Se figuren under. Epilaget er av samme art som substratet, men renere og har færre defekter. Silisiumet er på forhånd dopet.
Denne renses, renhet er uhyre viktig. Partikler, uorganiske og organiske forurensninger og oksidlag som skapes naturlig når silisiumet kommer i kontakt med oksygen ønskes fjernet. Deretter gror man med vilje et nytt oksidlag (temperatur rundt 1000 grader Celsius og tilførsel av Oksygen). Dette laget beskytter waferen mot nye forurensninger og forindrer at det blir stor skade på wafer ved kommende ioneimplantasjon. Det skal også bli lettere å kontrollere dybden ionene implanteres i. For ordens skyld er laget 150 Å tykt.
Ved Fotolitografi lages en maske med åpning der det skal lages i brønner, i første omgang for n-brønner. Seinere gjøres samme prosess for p-brønnene. N-brønnene og p-brønnene er de dopede områdene mellom source og drain i transistoren, hvorpå dopingen er av motsatt art enn den i source og drain. Fra nå av brukes det engelse ordet for brønn - well.
p+ og p- angir henholdsvis tyngre og lett doping. Etter ioneimplatasjonen strippes fotoresisten med oksygen, og man renser waferen. Så varmebehandles waferen slik at dopingatomene aktiveres og eventuelle ødeleggelser av silisiumkrystallet helbredes. Dette står bedre begrunnet i artikkelen om ioneimplantasjon.
Alt dette gjøres en gang til, men nå lages en p-well.
2. Shallow trench isolation process
Nå ønsker man å lage isolerende områder mellom p- og n-wells. Dette er en prosess som krever mange steg. Foreløpig gidder jeg bare å gi en kort oppsummering:
2.1 Oksidlaget fra (1) fjernes, og nytt lages på samme måte.
2.2 Et lag med nitrid deposteres ved LPCVD (Low Pressure Chemical Vapour Deposition). Nitridlaget har til felles med oksidlag at det fungerer som maske, men siden nitridlaget er mye hardere fungerer det også som poleringsstopp - noe som kommer til nytte senere.
2.3 Ny runde med fotolitografi for å lage en maske for etsing.
2.4 Gropene som skal fylles med isolerende oksid etses. Etsingen skal være anisotrop.
2.5 Oksidlag dannes på veggene i gropa.
2.6 Oksid deponeres på wafer ved CVD.
2.7 Kjemisk-Mekanisk polering av oksidlaget. Poleringen stopper når man når nitridlaget.
2.8 Nitridlaget etses bort.
3. Poly gate structure process
Gaten lages av polysilisium, fra nå av kalt poly. Poly deponeres på wafer, og maske lages. Poly etses bort, bortsett fra der gaten er.
4. Lightly doped drain
Source og drain dopes i to omganger. Først en lett og grunn doping, deretter en sterkere og litt dypere doping. I denne omgangen gjøres den lette dopingen.
Man bruker fotolitografi for å lage en maske som beskytter n-well når man skal dope source og drain til p-well. Source og drain til p-well skal nemlig n-dopes, og man ønsker for all del ikke å øke dopingkonsentrasjonen i n-well. Motsatt i tilfellet for doping av source og drain til n-well.
Dopingen skjer med tyngre dopingmidler for at dopingen ikke skal trenge for dypt ned. Arsenikk (As) of BF2 brukes som henholdsvis n- og p-doping.
5. Sidewall spacer formation
Før man kommer med den tyngre dopingen i source og drain, ønsker man å beskytte sideveggene til gate, slik at ioner ikke hopper inn der. Et oksidlag deponeres, og etses bort (dry plasma etch). Det flotte er at når man etser på denne måten (anisotropt) blir oksidet på sideveggene til gate igjen.
6. Source/Drain implant
På lignede måte som i (4) dopes source og drain. Denne gangen implanteres dopingatomne litt dypere.
7. Contact formation
Man ønsker å lage kontakter på de aktive områdene (source, drain, gate). Titan brukes. Titan binder seg godt til silisium, men ikke silisiumoksid. Derfor kan man deponere Titan på waferen, og etse. Kun titanet som ligger oppå oksider forsvinner. Det er tøffe krav til kontaktenes egenskaper; ... her er det noen krav. Kommer senere.
8. Local Interconnect Process (LI)
Neste steg på vegen er å lage tilkoblinger mellom kontaktene du lagde i trinn 7. Man begynne med å deponere et nitridlag (Silisiumnitrid) på waferen. Dette laget skal beskytte aktive områder mot dopingen i det kommende oksidlaget. For oppå nitridlaget deponeres et oksidlag som skal virke isolerende mellom silisiumen og metallaget som kommer senere. Ved å dope oksidet forbedres de dielektriske egenskapene til oksidet. Oksidet varmes slikt at det flyter utover, flaten blir litt rettere. Nå poleres oksidet slik at laget blir helt plant. Det er viktig for å få best mulig resultat i neste steg som er fotolitografi. En maske lages, og man etser ut groper der man ønsker tilkoblinger. Som over source og drain.
Nå skal man fylle disse hullene med noe som gir elektrisk kontakt. Først et lag med Titan, som forbedrer adhesjonen mellom lagene. Så et lag med TiN, som virker som en diffusjonsbarriere mellom Wolfram (tungsten) og oksidet. Det er nemlig Wolfram som brukes til å fylle kontaktene. Dette materialet fyller hull godt. Det er viktig å unngå tomrom, samt at det har gode "poleringsegenskaper", og leder strøm.
Når alt dete er deponert er det selvfølgelig et lag av litt av hvert oppå oksidet (interlayer dielectric, ILD). Dette laget med litt av hvert poleres bort.
9. Via-1 og Plug-1 formasjon
Ny oksiddeponering, polering og fotolitografi for å etse hull til viasene. Deponering av Ti og TiN av samme grunner som tidligere. Viasene fylles med Wolfram, og polering. Alle disse prosesstegene er av samme årsak som i punkt 8.
10. Metal-1 Interconnect formasjon
Titanlag deponeres for god adhesjon mellom metall og W-pluggene. Ledningsmetallet deponeres så (i dette eksempelet er det Aluminium blandet med 1 % Cu . Dette er ikke tilfeldig. Det er en grunn, men den har jeg glemt. På toppen av metallet legges et lag TiN, som er et anti refleksjonslag som kommer til nytte når man IGJEN skal kjøre fotolitografi og lage maske til etsing av steder man ikke ønsker metall. (Da etses alle tre lagene - Ti, Al, TiN - bort akkurat der.
11. - 12. Nye vias og metalllag
Her gjøres ca samme prosedyre som 9. og 10. så mange ganger som trengs, for å skape de tilkoplingsmulighetene som er ønsket.
13. Topplag
Når alle lagene med vias og metall er lagd, lager man et likeens metallag på toppen, og et isolerende lag, og et lag med "bonding pad metal, evt nytt dielektrisk lag, og et passiveringslag på toppen som skal beskytte CMOS mot mekanisk skade.
14. Testing
Så er det igjen å teste om alt er som det skal.
